## (54) SEMICONDUCTOR LASER ELEMENT

(11) 61-234584 (A)

(43) 18.10.1986 (19) JP


(21) Appl. No. 60-76303

(22) 10.4.1985 (71) NEC CORP (72) KENJI ENDO

(51) Int. Cl<sup>4</sup>. H01S3/18

PURPOSE: To make it possible to ensure self-excited oscillation, by providing two neighboring oscillating regions, and utilizing the mutual interference of the oscillations in both regions.

CONSTITUTION: Absorption of oscillated light by N- and P-type GaAs layers 2 and is less. Therefore, when an injected current is increased, at first oscillation is started in a left active layer region corresponding to a wide groove. When the injected current is further increased, oscillation is also started in a right active region corresponding to the right groove, whose loss is large. At this time, since the two active regions are close, intense mutual interference occurs. When the injected current is further increased and the carrier density in the right active layer region reaches a certain level, the oscillation, which occurs in the right active layer region, is extended to the left active layer region, and light emitting recombination of the carriers is increased. Then, the oscillation in the right active layer region is stopped. As a result, the intensity of the oscillated light in the left active layer region, in which factors hampering the oscillation are eliminated, is restored to the initial state, and the self-excited oscillation, which is fluctuated in time, is obtained.



## (54) OPTICAL INTEGRATED CIRCUIT AND MANUFACTURE THEREOF

(11) 61-234585 (A)

(43) 18.10.1986 (19) JP

(21) Appl. No. 60-76933


(22) 11.4.1985

(71) MATSUSHITA ELECTRIC IND CO LTD (72) KENICHI MATSUDA(3)

(51) Int. Cl4. H01S3/18/H01L27/15

PURPOSE: To enhance the optical coupling efficiency of a semiconductor laser and a lightguide, by providing an uppermost layer and a light guiding layer, which is included in the lightguide, as semiconductor thin films that are formed at the same time, forming an active layer and the light guiding layer on the approximately same plane, and providing the sufficiently broad width for the semiconductor thin film than that of the stripe width of the semiconductor layer.

CONSTITUTION: A cap layer 32a and a light guiding layer 32b of a lightguide 33 are simultaneously formed. The cap layer 32a is located on the upper part of an active layer 27. A P-type inverted region 34, in which P-type impurities such as Zn are diffused in a vapor phase, has a stripe broader than the stripe width of the active layer 27. Only the region 34 is contacted with a P-side electrode 35. A light guiding layer 37 does not have a stripe shape like the active layer 27. The layer 37 is formed on the entire surface of a region, where a semiconductor layer 28 is not present. Therefore, a three-dimensional lightguide can be formed at an arbitrary place. The optical coupling efficiency of the lightguide 33 and the semiconductor laser 28 is very high since the active layer 27 of the semiconductor laser 28 and the light guiding layer 32b of the lightguide 33 are located at the approximately same plane.



25: InP substrate, confining layer, 30: P-type InP layer, 31: N-type 36: insulating film, 37: N-type confining layer P-type

## (54) MANUFACTURE OF LOW-STRESS INSULATING FILM

(11) 61-234586 (A)

(43) 18.10.1986 (19) JP

(21) Appl. No. 60-77138

(22) 11.4.1985


(71) NEC CORP (72) MOTOHIKO INAI


(51) Int. Cl4. H01S3/18,H01L21/314


PURPOSE: To form a low-stress insulating film characterized by chemically stable property, good reproducibility and no difficulty in pattern forming, by

laminating and forming two kinds of SiO2 films by a thermal CVD method and a high-frequency sputtering method.

CONSTITUTION: On an InP substrate 1, an SiO2 film 2, which is formed by a thermal CVD method and indicates tensile stress, and an SiO<sub>2</sub> film 3, which is formed by a high-frequency sputtering method and indicates compressing force, are formed. In order to design the thicknesses of the films for offsetting stresses, a graph of total stress vs. depositing time for the SiO<sub>2</sub> film prepared by the thermal CVD method and a graph of total stress vs. depositing time for the SiO<sub>2</sub> film by the high-frequency sputtering method are used. The total stress of the insulating films constituted by the two SiO<sub>2</sub> films 2 and 3 is decreased to 1/10 or less of the total stress of the single film.







⑲ 日本 国 特 許 庁 (J P)

⑪特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭61-234586

@Int Cl.4

識別記号

厅内整理番号

❸公開 昭和61年(1986)10月18日

H 01 S H 01 L 3/18

7377-5F 6708-5F

審査請求 未請求 発明の数 1 (全4頁)

図発明の名称

低応力絶縁膜の製造方法

21)特 願 昭60-77138

四出 願 昭60(1985) 4月11日

73発 明 者 稲 井 基彦

東京都港区芝5丁目33番1号 日本電気株式会社内

创出 頣 人 日本電気株式会社

東京都港区芝5丁目33番1号

個代 理 弁理士 内原

明

1. 発明の名称 低応力絶縁膜の製造方法

## 2. 特許請求の範囲

熱CVD法によってSiO,膜を形成する工程と、 高周波スパッタ法によって SiO,膜を形成する 工程により2種類の SiOz膜を積層した多層膜 を形成することを特徴とする低応力絶縁膜の製造 方法。

## 3. 発明の詳細な説明

(産業上の利用分野)

本発明は半導体素子の製造に用いられる絶縁膜 の製造方法に関するものである。

( 従来技術とその問題点 )

シリコン等の半導体基板上に形成した SiO<sub>2</sub>, SiNx 等の絶縁膜にパターンを形成し 熱処理を行 りと、パターンエッジ部でクラックの発生、転位 の発生、移動、点欠陥の集合等の現象が生じ、そ

の原因は絶縁膜に存在する内部応力に帰着すると 考えられている。したがって絶縁膜を形成する工 程を含む半導体素子の歩留り、信頼性の向上には 絶縁膜の内部厄力の低減が必要である。

従来、内部応力の符号の異なった SiOz膜と SiNx 膜を多層化し膜の全応力を低減する方法、 SiNxOy 膜を形成し組成によって膜応力を低減する方法、 SiOz膜形成に際し、リン(P)を添加するなど、不純 物舔加による膜応力の低波方法などが知られてい た。しかし SiOz膜と SiNx を多層化する方法では、 パターン形成に際しSiOz膜とSiNx膜とでファ酸 等のエッチング液によるエッチングの速度がかな り異なるため微細なパターンの形成には不利であ る。 Si NxOy 膜を形成する場合は、酸素の混合比 など組成を再現性よく制御することが難しい。ま たリンを添加した SiOx 膜は化学的な安定性が低 く膜の性質が時間的に変化していくという問題が ある。

(発明の目的)

本発明の目的は化学的に安定で再現性が良くべ

ターンの形成に困難のない 低応力絶縁殿を提供することにある。

#### (発明の構成)

本発明の製法は、然CVD法によってSiOz膜を形成する工程と、高周波スパッタ法によってSiOz膜を形成する工程とにより、それぞれの工程によりできる2種類のSiOz膜を横層形成する構成となっている。

#### (発明の原理)

本発明では基板上に絶縁膜を形成する際に、絶縁膜に内在する応力の絶対値が等しく向きが逆である2層の絶縁膜を重ね合わせれば力のつり合いから基板には力が働らかないことを利用している。またSiOz膜の内部応力は、然CVD(Chemical Vapor Depositionの略)、高周波スパッタ、ブラズマCVDなどの形成法、あるいは形成条件によってその向きと大きさが変化することを利用している。

## ( )底例)

第1図は本発明の第1の奥施例を示す断面図で

力の小さい状態を実現できることがわかった。

膜応力の少ない絶縁膜は種々の半導体デバイス に有効に適用するととができる。第4図本発明の 第2の実施例を示す斜視図である。 InGaAsP 埋 め込み形半導体レーザの電流狭窄用に本発明の低 応力絶椽膜を応用した例を示している。半導体レ ーザ10の素子構造は、水戸等が昭和57年度電 子通信学会総合全国大会講演予稿集857に報告し ている InGaAsP二重チャンネルブレーナ埋め込み 構造半導体レーザ(DC-PBH LD)である。と の素子の髙周波特性を改善するには絶縁膜を用い て電流狭窄構造を形成することが有効であること が、小林等により、昭和58年度電子通信学会総 合全国大会講演予稿集918で報告されている。 従って SiOz 膜等を用いて電流狭窄構造を形成すれ ば良いが、その時半導体と SiOz膜の間に大きな心 力が加わると、半導体レーザの信頼性を悪くしま うという結果を待ていた。そこで、第4図に示す 様に、然CVDによる SiOz膜 2 と髙周波スパッタ による SiOx膜 3 とを、第 1 図に示す場合と同じ条

特開昭61-234586 (2)

ある。1は InP 基板であり、2 は熱CV Dによっ て形成した引張り応力を示す SiOx 膜、3 は高周波 スパッタによって形成した圧縮圧力を示す SiO2 膜である。応力を相殺する為の膜厚の設計には、 第2図に示した熟CVDによるSiOz膜の全応力の 堆積時間に対するグラフ(引張応力の条件;基板 温度は400℃,流量比はSiH (Arペース温度1 多 ) / N z/Oz = 500/3000/200ml, 堆積 速度は30 nm/min)と第3図/水で示した高周波ス パッタによる SiOz膜の全応力の堆積時間に対する グラフ(圧縮応力条件: Ar 圧は 1.6 Pa、加速電 圧は 2.7 KV 、電力は 3 0 0 W 、堆積 レートは 9 nm /min )を用いた。 InP 基板 1 に熱CVDで8分 間SiOz膜2を堆積し、次に高周波スパッタでSiOz 膜3を13分間堆積したととろ、膜厚は合計0.35 μm となった。積層した SiO₂多層膜の全応力は 5 N/m以下であり、熱CVDまたはスパッタ単独 で同一の厚さの膜を形成した時の全応力の1/10 以下となった。とのように、熱CVDと高周波ス パッタとで多層の SiOz膜を形成すると全体の膜応

件で積層して低応力の絶縁膜を形成した。その後幅10 Amのストライブ状の電流注入領域20をフォトリソグラフィーと化学エッチングにより形成し、Ti/Pt/Auの多層の金属電極5を形成した。との素子の信頼性を評価したところ、70 T-5 mWという高温の定光出力動作という駆動条件において、駆動電流の増加率は5×10<sup>-6</sup>/brという良好な結果を得た。との結果は、本発明の低応力絶縁膜が半導体レーザの信頼性にとって有効であるととを示している。第4図の素子を作製する場合に、金属電極5を蒸着したのち400 T程度の温度で熱処理を行うが、このような熱処理を加えても熱で、CVDによるSiOx膜2と高周波スパッタによるSiOx膜3とにより形成された低応力絶縁膜の応力に関する性質は変化することがなかった。

低応力の絶縁膜は、この他MIS構造の電界効果形トランジスタ(FET)において金属と半導体との間の絶縁膜や、アパランシュ・フォト・ダイオード(APD)のパッシペーション膜( 鮮出した pn 接合を保護する絶縁膜)などに用いても良効な効

特開昭 61-234586 (3)

果が得られた。

(発明の効果)

第1図に示す2層のSiOz膜2,3で構成される 絶縁膜は、単独の膜の全応力の1/10以下まで全 応力が低減されている。またパッファードファ酸に よるエッチングでは熱CVD膜とスパッタ膜の間に著 しいエッチングレートの差はなく二層化した膜をエッ ナングしても段差等は生じることがなく微細なパター ン形成にも問題がない。熱処理(400 で程度)に対 しても安定であり、また室内に放置しても膜の性 質に経時的変化は見られず、半導体デバイス作製 に用いる絶縁膜として優れた性質を有している。

#### 4. 図面の簡単な説明

第1図は本発明の第1の実施例を示す断面図、 第2図は熱CVDによるSiOz膜の全応力の堆積 時間に対するグラフ、第3図は高周波スパッタに よるSiOz膜の全応力の堆積時間に対するグラフ、 第4図は本発明の第2の実施例を示す斜視図であ る。 図中、1は InP基板、2 は然 C V Dによる SiOx 膜、3 は高周波スパッタによる SiOx 膜、5 は金属 電極、10は半導体レーザ、20は電流注入領域 を示す。

八組入 非理士 内 原 晋(井平)

E縮応力 51張応力 71張応力

全 (IO<sup>3</sup> N/m)
0.5
0 100 150
堆積時間/min

<u>⊠</u>

₹

才 4 図

